侵權投訴

時序分析的基本概念及常規時序路徑的組成

電子設計 2020-11-25 15:27 次閲讀

1、發起沿和捕獲沿(Launchedge&Captureedge)

②Launchedge是發送數據的時鐘邊沿,通常選擇上升沿。

③Captureedge是捕獲段捕獲到該數據的時鐘邊沿。

④通常情況下這兩個邊沿會有一個時鐘週期的差別。

2、時序路徑Timingpath典型時序路徑有四種)

②第一類時序路徑(紅色)
-從deviceA的時鐘到FPGA的第一級寄存器的輸入端口。

③第二類時序路徑
-兩個同步元件之間的路徑(rega到regb藍色)

④第三類時序路徑
-最後一集寄存器到deviceB數據端口的路徑(黃色)

⑤第四類時序路徑
-端口到端口的路徑(dinb到dinb綠色)

⑥我們要關注的是這些路徑的
-起始點(startpoint)記作S
-終止點(endpoint)記作E
-


-前三條路徑的起始點,都是發送寄存器的時鐘端口,終止點都是接收寄存器的數據端口。

⑦常規時序路徑的組成
-我們給出基本模型(可看出rega和regb時鐘是不同的)
-


-源端時鐘路徑(紅色)數據路徑(藍色)和目的段時鐘路徑(黃色)
-

3、數據到達時間和數據需求時間

①數據到達時間
-


-數據在發送沿發送之後,經過多長時間會到達接收寄存器的數據端口,即到達regb的D端口的時刻,這個時刻就是數據到達時間。
-我們需要選擇一個參考(基準)時間點。通常選擇launchedge作為零時刻基準點。
-數據經過Tco時間,到達Q端口。
-數據從Q端口,要經過組合邏輯,以及佈線的線延時才能到達接收短的D端口(Tdata)。
-故有公式如下:
-


-選擇launchedge作為零時刻基準點。

②時鐘到達時間(clockArrivalTime)
-觀察捕獲寄存器的時鐘。
-


-選擇launchedge作為零時刻基準點。其實是launchedge加上一個時鐘週期。

4、建立時間的裕量和保持時間的裕量(Setupslack&HoldSlack)

①建立時間(數據需求時間:Tsu)
-


-數據可以被穩定的捕獲到的最小時間。
-我們仍然關注捕獲寄存器。
-數據需要在時鐘捕獲沿到達之前的一段時間,必須到達。相當於是數據到達regb的時鐘端口和regb的時鐘處於captureedge這兩個情況同時滿足的時候,才可以進行接收數據。
-換句話就是説,數據至少提前時鐘Tsu的時間到達捕獲寄存器的數據端口。
-數據所需要的時間是
-


-其中SetupUncertainty(一般是時間抖動造成的Uncertainty時間)。

②保持時間情況下的數據需求時間(DataRequestTime-Hold)
-


-當我們捕獲到數據之後,數據還應該穩定的存在一定時間。
-除了有Tlckb的時鐘延時之外,還要看到捕獲寄存器本身的保持時間需求。
-Tclkb時鐘延時,然後數據到達後,至少還需要Th的保持時間。
-

③Tsu和Th確定了數據的有效窗口。
-數據有效窗口的起始沿就是Tsu
-終止端口就是Th。

④建立時間裕量(SetupSlack)
-在做時序分析時,我們的建立時間的需求可以滿足,那麼這條路徑上發送的數據,就可以被目的寄存器穩定的捕獲到。
-我們來看一下我們的模型:
-


-Tclka
-Tco
-Tdata
-Tclkb
-Tsu
-數據需求時間(Tsu)-當前數據到達時間
-


-

⑤保持時間的裕量(HoldSlack)新的數據不能太早的到達,否則就破壞了原來的數據
-


-Tclka
-Tco
-Tdata
-Tclkb
-Th
-新的數據到達時間-數據需求時間(Th)
-


-

⑥如果Slack為正,説明我們的時序是滿足的。

⑦為什麼會出現Slack為負的情況?
-對於SetupSlack為負的情況
-數據延時太大,導致數據建立時間Tsu不夠了,見下圖:
-


-HoldSlack為負
-時鐘的延遲太大,導致當前data的Capturetime到來的時候,已經在傳下一個data了。
-

⑧Tdata=Tlogic(組合邏輯,邏輯門的延時)+Tnet(佈線,線的延時)
-Tlogic:主要和我們的代碼風格有關。
-Tnet:可能跟我們的佈局佈線的策略有關。

⑨系統的時鐘頻率Ts>=Tco+Tdata+Tsu這三者決定了系統的時鐘的最高頻率。

5、總結:

①通常我們都是以Launchedge作為零時刻點(參考時刻點)

②通常Captureedgetime=Launchedgetime+1clockcycle

③Tsu和Th是芯片決定的。

編輯:hfy


收藏 人收藏
分享:

評論

相關推薦

常見的ADC類型及原理,以及可能容易掉進去的坑

本文來梳理ADC兩個方面的內容,常見的ADC類型及原理,以及可能容易掉進去的坑。 談談我為什麼整理這....
的頭像 FPGA之家 發表於 01-18 11:31 159次 閲讀
常見的ADC類型及原理,以及可能容易掉進去的坑

如何通過MM32F013x-UART 9bit實現UART多處理器通信

RWU(rw, reset:0x00)接收喚醒,該位用來決定是否把UART置於靜默模式。該位可以由軟....
的頭像 西西 發表於 01-16 15:30 1066次 閲讀
如何通過MM32F013x-UART 9bit實現UART多處理器通信

獨立看門狗IWDG結構框圖和配置步驟

STM32F1 芯片內部含有兩個看門狗外設,一個是獨立看門狗 IWDG,另一個是窗口看門狗 WWDG。兩個看門狗外設(獨立和窗...
發表於 01-14 17:24 0次 閲讀
獨立看門狗IWDG結構框圖和配置步驟

用寄存器模板新建一個工程

為了工程目錄更加清晰,我們在本地電腦上新建 1 個文件夾用於存放整個工程,如命名為“LED”,然後在該目錄下新建 2個文件夾,...
發表於 01-14 17:11 0次 閲讀
用寄存器模板新建一個工程

華為靜態時序分析與邏輯設計的詳細課程

口靜態時序工具可識別的時廳敵障數要比仿真多得多,包括:建立/保持和恢復移除檢査(包括反向建立保持):....
發表於 01-14 16:04 66次 閲讀
華為靜態時序分析與邏輯設計的詳細課程

時序分析的靜態分析基礎教程

本文檔的主要內容詳細介紹的是時序分析的靜態分析基礎教程。
發表於 01-14 16:04 27次 閲讀
時序分析的靜態分析基礎教程

時序分析的Timequest教程

本文檔的主要內容詳細介紹的是時序分析的Timequest教程免費下載。
發表於 01-14 16:04 24次 閲讀
時序分析的Timequest教程

時序分析的Timequest教程

本文檔的主要內容詳細介紹的是時序分析的Timequest教程免費下載。
發表於 01-14 16:04 27次 閲讀
時序分析的Timequest教程

時序分析的優化策略詳細説明

本文檔的主要內容詳細介紹的是FPGA的時序分析的優化策略詳細説明。
發表於 01-14 16:03 24次 閲讀
時序分析的優化策略詳細説明

時序分析的優化策略詳細説明

本文檔的主要內容詳細介紹的是FPGA的時序分析的優化策略詳細説明。
發表於 01-14 16:03 26次 閲讀
時序分析的優化策略詳細説明

SAT分析中Setup 和Hold建立時間和保持時間的詳解析

STA分析是基於同步電路設計模型的,在數據輸入端,假設外部也是同時鐘的寄存器的輸出並且經過若干組合邏....
發表於 01-13 16:02 47次 閲讀
SAT分析中Setup 和Hold建立時間和保持時間的詳解析

FPGA時序約束中常用公式的詳細推導

舉個形象的比喻:就好比我要讓代工廠(類比quartus ii)給我加工一批零件,要求長寬高為10x1....
發表於 01-13 16:02 32次 閲讀
FPGA時序約束中常用公式的詳細推導

寄存器的值和模擬信號閥值的關係

這個寄存器的值可以隨意定嗎?比如0XF表示25.6V  那20V是對應多少的值呢  寄存器的值?0X??...
發表於 01-13 14:54 35次 閲讀
寄存器的值和模擬信號閥值的關係

台達PLC DVP-ES2模塊的操作手冊免費下載

 DVP04AD-E2 模擬量輸入模塊可接收外部四點模擬量輸入信號(電壓或電流信號), 將它們轉換成....
發表於 01-13 08:00 55次 閲讀
台達PLC DVP-ES2模塊的操作手冊免費下載

寄存器/指令集/中斷、異常處理機制介紹

寄存器 指令集 中斷、異常處理機制
發表於 01-13 07:56 0次 閲讀
寄存器/指令集/中斷、異常處理機制介紹

FPGA時序分析的重要參數有哪些

傳播延時,即I/O管腳輸入到非寄存器輸出延時。信號從任何一個I/O腳輸入,通過一個宏單元內的組合邏輯....
發表於 01-12 17:48 32次 閲讀
FPGA時序分析的重要參數有哪些

FPGA靜態時序分析的理論和參數説明

靜態時序分析的前提就是設計者先提出要求,然後時序分析工具才會根據特定的時序模型進行分析,給出正確是時....
發表於 01-12 17:48 42次 閲讀
FPGA靜態時序分析的理論和參數説明

解決FPGA時序問題的八條知識點

忠告一、如果時序差的不多,在1NS以內,可以通過修改綜合,佈局佈線選項來搞定,如果差的多,就得動代碼....
發表於 01-12 17:48 38次 閲讀
解決FPGA時序問題的八條知識點

FPGA時序約束的實踐資料詳細説明

源時鐘clk到達rega的時鐘端口時,會有一定的延遲,從而形成clka。同理,時鐘延遲到達regb的....
發表於 01-12 17:31 32次 閲讀
FPGA時序約束的實踐資料詳細説明

FPGA時序優化的方法有哪些

吞吐率:指系統每一個時鐘週期內能夠處理的數據數量,為了獲得更高的吞吐率就需要減少組合邏輯延遲,在組合....
發表於 01-11 17:44 32次 閲讀
FPGA時序優化的方法有哪些

定時器的使用方法 MM32主/從定時器同步與精準定時操作實例

MM32L073的每個定時器都可以由另一個定時器觸發啓動定時器一般是通過軟件設置而啓動,MM32L0....
發表於 01-11 11:25 210次 閲讀
定時器的使用方法 MM32主/從定時器同步與精準定時操作實例

基於單片機和温度傳感器實現數字温度計的設計

其中:RST,CLK/CONV及DQ為三線串行通信線;DQ為數據輸入輸出端。當RST保持高電平,對應....
的頭像 電子設計 發表於 01-11 09:39 644次 閲讀
基於單片機和温度傳感器實現數字温度計的設計

DVP ES2模塊篇操作手冊的資料免費下載

DVP04AD-E2 模擬量輸入模塊可接收外部四點模擬量輸入信號(電壓或電流信號), 將它們轉換成 ....
發表於 01-11 08:00 44次 閲讀
DVP ES2模塊篇操作手冊的資料免費下載

CLA的使用指南詳細資料説明

Piccolo DSC 包括兩個系列: TMS320F2802x,包括 F280200/20/21....
發表於 01-11 08:00 59次 閲讀
CLA的使用指南詳細資料説明

開始瞭解RISC-V的好

RISC-V ISA追求極簡主義,這是一個錯誤。因為他們過分強調了最小化指令數量,規範化編碼等。這種....
的頭像 香港集運倉網工程師 發表於 01-08 17:34 264次 閲讀
開始瞭解RISC-V的好

時序分析和時序約束的基本概念詳細説明

時序分析時FPGA設計中永恆的話題,也是FPGA開發人員設計進階的必由之路。慢慢來,先介紹時序分析中....
發表於 01-08 16:57 46次 閲讀
時序分析和時序約束的基本概念詳細説明

FPGA時序分析之靜態分析基礎的詳細資料説明

進行靜態時序分析,主要目的就是為了提高系統工作主頻以及增加系統的穩定性。對很多數字電路設計來説,提高....
發表於 01-08 16:47 54次 閲讀
FPGA時序分析之靜態分析基礎的詳細資料説明

ALTERA系列的FPGA時序分析

其中前三類路徑是和內部寄存器reg和時鐘CLK有關的,因此還需關注內部數據信號與時鐘鎖存沿的建立時間....
發表於 01-08 16:47 45次 閲讀
ALTERA系列的FPGA時序分析

TMS320x2806x微控制器的技術參考手冊免費下載

本技術參考手冊(TRM)詳細説明了設備中每個外圍設備和子系統的集成、環境、功能描述和編程模型。本文檔....
發表於 01-08 08:00 39次 閲讀
TMS320x2806x微控制器的技術參考手冊免費下載

sparc體系架構的窗口寄存器的深入理解

sparc體系架構的窗口寄存器的深入理解 1.概述 2.窗口寄存器的特性 3.程序的設計 4.spa....
的頭像 嵌入式IoT 發表於 01-07 10:39 190次 閲讀
sparc體系架構的窗口寄存器的深入理解

FM33G0xx低功耗MCU芯片的技術手冊免費下載

本文檔的主要內容詳細介紹的是FM33G0xx低功耗MCU芯片的技術手冊免費下載。
發表於 01-06 08:00 42次 閲讀
FM33G0xx低功耗MCU芯片的技術手冊免費下載

什麼是同步邏輯和異步邏輯?同步電路和異步電路的區別是什麼?

同步電路是由時序電路(寄存器和各種觸發器)和組合邏輯電路構成的電路,其所有操作都是在嚴格的時鐘控制下....
的頭像 傳感器技術 發表於 01-04 10:53 380次 閲讀
什麼是同步邏輯和異步邏輯?同步電路和異步電路的區別是什麼?

什麼是FPGA?

我們生活在一個由模擬構成的世界中。不過,數字處理的出現,為我們體驗這個世界並與之互動帶來了全新的方式....
的頭像 貿澤電子設計圈 發表於 01-02 18:12 337次 閲讀
什麼是FPGA?

怎麼修改寄存器的值

 JENASI PLC是由婁底市簡思工控有限公司研發的新一代可編程控制器,不同於傳統PLC基於繼電器....
發表於 12-31 17:00 254次 閲讀
怎麼修改寄存器的值

寄存器與內存的區別

寄存器是中央處理器內的組成部份。它跟CPU有關。寄存器是有限存貯容量的高速存貯部件,它們可用來暫存指....
發表於 12-31 16:57 299次 閲讀
寄存器與內存的區別

Xilinx FPGA中SRL移位寄存器的資源介紹

SRL(移位寄存器)資源,在FPGA中都有,不過是叫不同的名字。Xilinx FPGA內部的LUT有....
發表於 12-31 16:45 52次 閲讀
Xilinx FPGA中SRL移位寄存器的資源介紹

Verilog中SRL16E的使用方法與接口詳細説明

FPGA開發過程中是免不了要用到移位寄存器的,傳統的移位寄存器是通過寄存器(或者叫觸發器)實現的,佔....
發表於 12-31 16:45 61次 閲讀
Verilog中SRL16E的使用方法與接口詳細説明

如何在FPGA中對SRL實現設計指導

最近在看關於Ultrafast設計方法學的視頻以及Vivado design Methodology....
發表於 12-31 16:45 66次 閲讀
如何在FPGA中對SRL實現設計指導

FPGA中SRL16的資料詳細説明

這個參數確定的是移位寄存器的移位時鐘個數。這個時鐘個數取決於後面的Depth參數。其中第一個參數Fi....
發表於 12-31 16:45 94次 閲讀
FPGA中SRL16的資料詳細説明

寄存器和計數器的區別是什麼

寄存器的功能是存儲二進制代碼,它是由具有存儲功能的觸發器組合起來構成的。一個觸發器可以存儲1位二進制....
的頭像 電子魔法師 發表於 12-31 16:42 421次 閲讀
寄存器和計數器的區別是什麼

時序分析之2Timequest教程

發表於 12-30 09:35 342次 閲讀
時序分析之2Timequest教程

FPGA IOB輸出寄存器的約束筆記詳細概述

關於IOB寄存器的使用,網上已經有很多資料可以查找,這裏就不多餘説了。
發表於 12-28 17:13 41次 閲讀
FPGA IOB輸出寄存器的約束筆記詳細概述

FPGA中IOB寄存器的使用教程詳細説明

一個fpga主要是由可編程輸入輸出單元(圖中的IOB模塊),可編程邏輯單元(CLB模塊),塊RAM(....
發表於 12-28 17:13 97次 閲讀
FPGA中IOB寄存器的使用教程詳細説明

FPGA中IOB寄存器的使用心得

 一個fpga主要是由可編程輸入輸出單元(圖中的IOB模塊),可編程邏輯單元(CLB模塊),塊RAM....
發表於 12-28 17:13 47次 閲讀
FPGA中IOB寄存器的使用心得

MC9S12DG128的結構與工作原理的學習課件免費下載

本文檔的主要內容詳細介紹的是MC9S12DG128的結構與工作原理的學習課件免費下載包括了:MC9S....
發表於 12-28 08:00 60次 閲讀
MC9S12DG128的結構與工作原理的學習課件免費下載

FPGA的基本結構詳細概述

 FPGA由6部分組成,分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的佈線資....
發表於 12-25 17:34 133次 閲讀
FPGA的基本結構詳細概述

FPGA的學習教程之架構和基本組成單元

目前在做FPGA移植加速CNN卷積神經網絡Inference相關的學習,使用的是Xilinx公司的Z....
發表於 12-25 17:34 87次 閲讀
FPGA的學習教程之架構和基本組成單元

DMA內部寄存器的讀寫方式和應用場合

DMA內部寄存器的讀寫方式和應用場合 基於AXI的DMA對內部寄存器的讀寫有着相同的方式。在普通傳輸模式下,DMA內部的...
發表於 12-23 17:50 505次 閲讀
DMA內部寄存器的讀寫方式和應用場合

DMA內部寄存器的讀寫方式和應用場合

  DMA內部寄存器的讀寫方式   基於AXI的DMA對內部寄存器的讀寫有着相同的方式。在普通傳輸模式下,DMA內部的寄...
發表於 12-23 17:48 505次 閲讀
DMA內部寄存器的讀寫方式和應用場合

請問microblaze如何通過串口讀寫FPGA內部axi4總線上的寄存器?

microblaze通過串口讀寫FPGA內部axi4總線上的寄存器...
發表於 12-23 06:16 0次 閲讀
請問microblaze如何通過串口讀寫FPGA內部axi4總線上的寄存器?

如何使用FPGA實現貪吃蛇遊戲的設計

所以基本的設計思路就是通過計數器進行分頻,按上述要求分別在行同步區或場同步區輸出低電平,其它時刻為高....
發表於 12-22 17:07 81次 閲讀
如何使用FPGA實現貪吃蛇遊戲的設計

100個VHDL語言例程代碼實例資料免費下載

本文檔的主要內容詳細介紹的是100個VHDL語言例程代碼實例資料免費下載。
發表於 12-22 17:07 91次 閲讀
100個VHDL語言例程代碼實例資料免費下載

全網最通俗易懂SPWM入門教程

自然採樣法 規則採樣法 單極性 雙極性 如何編寫程序 總結 基本原理SPWM的全稱是(Sinusoi....
的頭像 璟琰乀 發表於 12-22 13:59 467次 閲讀
全網最通俗易懂SPWM入門教程

電梯控制系統的VHDL程序與仿真

本文檔的主要內容詳細介紹的是電梯控制系統的VHDL程序與仿真免費下載。
發表於 12-18 16:46 84次 閲讀
電梯控制系統的VHDL程序與仿真

單片機的寫1清零和寫0清零有什麼區別?

單片機文檔的時候一般寄存器是rw類型,還有一些是r或者w。對於一些特殊寄存器的置1是由硬件自動實現的....
的頭像 璟琰乀 發表於 12-17 16:30 523次 閲讀
單片機的寫1清零和寫0清零有什麼區別?

使用定時器的時候我們應用的3個寄存器介紹

使用定時器的步驟 使用定時器的時候我們應用的3個寄存器...
發表於 12-17 06:38 0次 閲讀
使用定時器的時候我們應用的3個寄存器介紹

請問如何解鎖SYS_UnlockReg()?

是否有任何問題,如果系統寄存器沒有重新鎖定後,寄存器是解鎖使用SYS_UnlockReg()?...
發表於 12-14 06:55 0次 閲讀
請問如何解鎖SYS_UnlockReg()?

FPGA低功耗的設計技巧詳細介紹

對於研發人員而言,大家總是在追求低功耗設計。採用低功耗設計,無疑是能夠帶來諸多好處。為幫助大家瞭解如....
的頭像 Wildesbeast 發表於 12-12 09:08 445次 閲讀
FPGA低功耗的設計技巧詳細介紹

Linux中的32位與64位

當然intel也很快開發出支持該指令集的CPU,不過intel將其稱為x64架構,而不是用amd64....
的頭像 Linux愛好者 發表於 12-11 16:00 311次 閲讀
Linux中的32位與64位

SMV512K32-SP 16MB 防輻射 SRAM

SMV512K32是一款高性能異步CMOS SRAM,由32位524,288個字組成。可在兩種模式:主控或受控間進行引腳選擇。主設件為用户提供了定義的自主EDAC擦除選項。從器件選擇採用按要求擦除特性,此特性可由一個主器件啓動。根據用户需要,可提供3個讀週期和4個寫週期(描述如下)。 特性 20ns讀取,13.8ns寫入(最大存取時間) 與商用 512K x 32 SRAM器件功能兼容 內置EDAC(錯誤偵測和校正)以減輕軟錯誤 用於自主校正的內置引擎 CMOS兼容輸入和輸出電平,3態雙向數據總線 3.3±0.3VI /O,1.8±0.15V內核 輻射性能放射耐受性是一個基於最初器件標準的典型值。輻射數據和批量驗收測試可用 - 細節請與廠家聯繫。 設計使用基底工程和抗輻射(HBD)與硅空間技術公司(SST)許可協議下的< sup> TM 技術和存儲器設計。 TID抗擾度&gt; 3e5rad(Si) SER&lt; 5e-17翻轉/位 - 天使用(CRPLE96來計算用於與地同步軌道,太陽安靜期的SER。 LET = 110 MeV (T = 398K) 採用76引線陶瓷方形扁平封裝 可提供工程評估(/EM)樣品這些部件只用於工程評估。它們的加工工藝為非兼容流程(例如,無預燒過程等),...
發表於 01-08 17:47 241次 閲讀
SMV512K32-SP 16MB 防輻射 SRAM

SN74HCT273A 具有清零功能的八路 D 類觸發器

與其它產品相比 D 類觸發器   Technology Family VCC (Min) (V) VCC (Max) (V) Rating Operating temperature range (C)   SN74HCT273A HCT     2     6     Catalog     -40 to 85    
發表於 01-08 17:46 200次 閲讀
SN74HCT273A 具有清零功能的八路 D 類觸發器

SN74HC273A 具有清零功能的八路 D 類觸發器

與其它產品相比 D 類觸發器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Rating Operating temperature range (C)   SN74HC273A HC     2     6     8     Catalog     -40 to 85    
發表於 01-08 17:46 281次 閲讀
SN74HC273A 具有清零功能的八路 D 類觸發器

SN74ABT16373A 具有三態輸出的 16 位透明 D 類鎖存器

'ABT16373A是16位透明D型鎖存器,具有3態輸出,專為驅動高電容或相對低阻抗負載而設計。它們特別適用於實現緩衝寄存器,I /O端口,雙向總線驅動器和工作寄存器。 這些器件可用作兩個8位鎖存器或一個16位鎖存器。當鎖存使能(LE)輸入為高電平時,Q輸出跟隨數據(D)輸入。當LE變為低電平時,Q輸出鎖存在D輸入端設置的電平。 緩衝輸出使能(OE \)輸入可用於將8個輸出置於正常邏輯狀態(高或低邏輯電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯着驅動總線。高阻抗狀態和增加的驅動提供了驅動總線的能力,而無需接口或上拉組件。 OE \不會影響鎖存器的內部操作。當輸出處於高阻態時,可以保留舊數據或輸入新數據。 當VCC介於0和2.1 V之間時,器件在上電或斷電期間處於高阻態。但是,為了確保2.1 V以上的高阻態,OE \應通過上拉電阻連接到VCC;電阻的最小值由驅動器的電流吸收能力決定。 SN54ABT16373A的特點是可在-55°C至125°C的整個軍用温度範圍內工作。 SN74ABT16373A的特點是在-40°C至85°C的温度範圍內工作。 ...
發表於 10-11 15:07 146次 閲讀
SN74ABT16373A 具有三態輸出的 16 位透明 D 類鎖存器

SN74ALVCH16820 具有雙路輸出和三態輸出的 3.3V 10 位觸發器

這個10位觸發器設計用於1.65 V至3.6 VVCC操作。 < p> SN74ALVCH16820的觸發器是邊沿觸發的D型觸發器。在時鐘(CLK)輸入的正跳變時,器件在Q輸出端提供真實數據。 緩衝輸出使能(OE)輸入可用於將10個輸出放入正常邏輯狀態(高或低邏輯電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯着驅動總線。高阻抗狀態和增加的驅動提供了驅動總線的能力,而無需接口或上拉組件。 OE \輸入不會影響觸發器的內部操作。當輸出處於高阻態時,可以保留舊數據或輸入新數據。 為確保上電或斷電期間的高阻態,OE \應連接到VCC通過上拉電阻;電阻的最小值由驅動器的電流吸收能力決定。 提供有源總線保持電路,用於將未使用或未驅動的輸入保持在有效的邏輯電平。不建議在上拉電路中使用上拉或下拉電阻。 特性 德州儀器廣播公司的成員?系列 數據輸入端的總線保持消除了對外部上拉/下拉電阻的需求 每個JESD的閂鎖性能超過250 mA 17 ESD保護超過JESD 22 2000-V人體模型(...
發表於 10-11 14:49 44次 閲讀
SN74ALVCH16820 具有雙路輸出和三態輸出的 3.3V 10 位觸發器

SN74ABT16374A 具有三態輸出的 16 位邊沿 D 類觸發器

'ABT16374A是16位邊沿觸發D型觸發器,具有3態輸出,專為驅動高電容或相對低阻抗而設計負載。它們特別適用於實現緩衝寄存器,I /O端口,雙向總線驅動器和工作寄存器。 這些器件可用作兩個8位觸發器或一個16位觸發器。在時鐘(CLK)輸入的正跳變時,觸發器的Q輸出採用在數據(D)輸入處設置的邏輯電平。 緩衝輸出使能(OE \)輸入可用於將8個輸出置於正常邏輯狀態(高或低邏輯電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯着驅動總線。高阻抗狀態和增加的驅動提供了驅動總線的能力,而無需接口或上拉組件。 OE \不會影響觸發器的內部操作。當輸出處於高阻態時,可以保留舊數據或輸入新數據。 當VCC介於0和2.1 V之間時,器件在上電或斷電期間處於高阻態。但是,為了確保2.1 V以上的高阻態,OE \應通過上拉電阻連接到VCC;電阻的最小值由驅動器的電流吸收能力決定。 SN54ABT16374A的特點是可在-55°C至125°C的整個軍用温度範圍內工作。 SN74ABT16374A的特點是在-40°C至85°C的温度範圍內工作。 特性 ...
發表於 10-11 11:46 72次 閲讀
SN74ABT16374A 具有三態輸出的 16 位邊沿 D 類觸發器

SN74AHCT16374 具有三態輸出的 16 位邊沿 D 類觸發器

'AHCT16374器件是16位邊沿觸發D型觸發器,具有3態輸出,專為驅動高電容或相對較低的電容而設計阻抗負載。它們特別適用於實現緩衝寄存器,I /O端口,雙向總線驅動器和工作寄存器。 這些器件可用作兩個8位觸發器或一個16位觸發器。在時鐘(CLK)輸入的正跳變時,觸發器的Q輸出取數據(D)輸入的邏輯電平。 緩衝輸出使能(OE \)輸入可用於將8個輸出置於正常邏輯狀態(高或低邏輯電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯着驅動總線。高阻抗狀態和增加的驅動提供了驅動總線的能力,而無需接口或上拉組件。 為了確保上電或斷電期間的高阻態,OE \應通過上拉電阻連接到VCC;電阻的最小值由驅動器的電流吸收能力決定。 OE \不會影響觸發器的內部操作。當輸出處於高阻態時,可以保留舊數據或輸入新數據。 SN54AHCT16374的特點是可在-55°C至125°C的整個軍用温度範圍內工作。 SN74AHCT16374的工作温度範圍為-40°C至85°C。   特性 德州儀器WidebusTM家庭成員 EPICTM(...
發表於 10-11 11:32 127次 閲讀
SN74AHCT16374 具有三態輸出的 16 位邊沿 D 類觸發器

CY74FCT162374T 具有三態輸出的 16 位邊沿觸發 D 類觸發器

CY74FCT16374T和CY74FCT162374T是16位D型寄存器,設計用作高速,低功耗總線應用中的緩衝寄存器。通過連接輸出使能(OE)和時鐘(CLK)輸入,這些器件可用作兩個獨立的8位寄存器或單個16位寄存器。流通式引腳排列和小型收縮包裝有助於簡化電路板佈局。 使用Ioff為部分斷電應用完全指定此設備。 Ioff電路禁用輸出,防止在斷電時損壞通過器件的電流回流。 CY74FCT16374T非常適合驅動高電容負載和低阻抗背板。 CY74FCT162374T具有24 mA平衡輸出驅動器,輸出端帶有限流電阻。這減少了對外部終端電阻的需求,並提供最小的下衝和減少的接地反彈。 CY74FCT162374T非常適合驅動傳輸線。 特性 Ioff支持部分省電模式操作 邊沿速率控制電路用於顯着改善的噪聲特性 典型的輸出偏斜< 250 ps ESD&gt; 2000V TSSOP(19.6密耳間距)和SSOP(25密耳間距)封裝 工業温度範圍-40°C至+ 85°C VCC= 5V±10% CY74FCT16374T特點: ...
發表於 10-11 11:28 221次 閲讀
CY74FCT162374T 具有三態輸出的 16 位邊沿觸發 D 類觸發器

SN74ALVCH16260 具有三態輸出的 12 位至 24 位多路複用 D 類鎖存器

這個12位至24位多路複用D型鎖存器設計用於1.65 V至3.6 VVCC操作。 SN74ALVCH16260用於必須將兩個獨立數據路徑複用到單個數據路徑或從單個數據路徑解複用的應用中。典型應用包括在微處理器或總線接口應用中複用和/或解複用地址和數據信息。該器件在存儲器交錯應用中也很有用。 三個12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用於地址和/或數據傳輸。輸出使能(OE1B \,OE2B \和OEA \)輸入控制總線收發器功能。 OE1B \和OE2B \控制信號還允許在A到B方向上進行存儲體控制。 可以使用內部存儲鎖存器存儲地址和/或數據信息。鎖存使能(LE1B,LE2B,LEA1B和LEA2B)輸入用於控制數據存儲。當鎖存使能輸入為高電平時,鎖存器是透明的。當鎖存使能輸入變為低電平時,輸入端的數據被鎖存並保持鎖存,直到鎖存使能輸入返回高電平為止。 確保上電或斷電期間的高阻態,OE \應通過上拉電阻連接到VCC;電阻的最小值由驅動器的電流吸收能力決定。 提供有源總線保持電路,用於保持有效邏輯電平的未使用或浮動數據輸入。 < p> SN74ALVCH16260的工...
發表於 10-11 11:08 51次 閲讀
SN74ALVCH16260 具有三態輸出的 12 位至 24 位多路複用 D 類鎖存器

SN74ALVCH16374 具有三態輸出的 16 位邊沿 D 類觸發器

這個16位邊沿觸發D型觸發器設計用於1.65 V至3.6 VVCC操作。 SN74ALVCH16374特別適用於實現緩衝寄存器,I /O端口,雙向總線驅動器和工作寄存器。它可以用作兩個8位觸發器或一個16位觸發器。在時鐘(CLK)輸入的正跳變時,觸發器的Q輸出取數據(D)輸入的邏輯電平。 OE \可用於將8個輸出置於正常邏輯狀態(高或低邏輯電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯着驅動總線。高阻抗狀態和增加的驅動提供了驅動總線的能力,而無需接口或上拉組件。 OE \不會影響觸發器的內部操作。當輸出處於高阻態時,可以保留舊數據或輸入新數據。 為確保上電或斷電期間的高阻態,OE \應連接到VCC通過上拉電阻;電阻的最小值由驅動器的電流吸收能力決定。 有源總線保持電路將未使用或未驅動的輸入保持在有效的邏輯狀態。不建議在上拉電路中使用上拉或下拉電阻。 特性 德州儀器廣播公司的成員?系列 工作電壓範圍為1.65至3.6 V 最大tpd為4.2 ns,3.3 V ±24-mA輸出驅動在3.3 V 數據輸入...
發表於 10-11 11:06 73次 閲讀
SN74ALVCH16374 具有三態輸出的 16 位邊沿 D 類觸發器

SN74ALVCH16373 具有三態輸出的 16 位透明 D 類鎖存器

這個16位透明D型鎖存器設計用於1.65 V至3.6 VVCC操作。 SN74ALVCH16373特別適用於實現緩衝寄存器,I /O端口,雙向總線驅動器和工作寄存器。該器件可用作兩個8位鎖存器或一個16位鎖存器。當鎖存使能(LE)輸入為高電平時,Q輸出跟隨數據(D)輸入。當LE變為低電平時,Q輸出鎖存在D輸入設置的電平。 緩衝輸出使能(OE)輸入可用於將8個輸出置於正常狀態邏輯狀態(高或低邏輯電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯着驅動總線。高阻抗狀態和增加的驅動提供了驅動總線的能力,而無需接口或上拉組件。 OE \不會影響鎖存器的內部操作。當輸出處於高阻態時,可以保留舊數據或輸入新數據。 為確保上電或斷電期間的高阻態,OE \應連接到VCC通過上拉電阻;電阻的最小值由驅動器的電流吸收能力決定。 有源總線保持電路將未使用或未驅動的輸入保持在有效的邏輯狀態。不建議在上拉電路中使用上拉或下拉電阻。 特性 德州儀器廣播公司的成員?系列 工作電壓範圍為1.65 V至3.6 V 最大tpd3.6 ns,3.3 V ...
發表於 10-11 11:02 108次 閲讀
SN74ALVCH16373 具有三態輸出的 16 位透明 D 類鎖存器

SN74LVCH16373A 具有三態輸出的 16 位透明 D 類鎖存器

這個16位透明D型鎖存器設計用於1.65 V至3.6 VVCC操作。 特性 德州儀器寬帶總線系列成員 典型VOLP(輸出接地反彈) &lt; 0.8 V,VCC= 3.3 V,TA= 25°C 典型VOHV(輸出V < sub> OH Undershoot) &gt; 2 V在VCC= 3.3 V,TA= 25°C Ioff支持實時插入,部分 - 電源關閉模式和後驅動保護 支持混合模式信號操作(具有3.3VVCC的5V輸入和輸出電壓) < li>數據輸入端的總線保持消除了對外部上拉或下拉電阻的需求 每個JESD的閂鎖性能超過250 mA 17 ESD保護超過JESD 22 < ul> 2000-V人體模型(A114-A) 200-V機型(A115-A) 參數 與其它產品相比 D 類鎖存器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) ...
發表於 10-11 11:00 239次 閲讀
SN74LVCH16373A 具有三態輸出的 16 位透明 D 類鎖存器

SN74ABTH16260 具有三態輸出的 12 位至 24 位多路複用 D 類鎖存器

SN54ABT16260和SN74ABTH16260是12位至24位多路複用D型鎖存器,用於必須複用兩條獨立數據路徑的應用中,或者從單個數據路徑中解複用。典型應用包括在微處理器或總線接口應用中複用和/或解複用地址和數據信息。該器件在存儲器交錯應用中也很有用。 三個12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用於地址和/或數據傳輸。輸出使能(OE1B \,OE2B \和OEA \)輸入控制總線收發器功能。 OE1B \和OE2B \控制信號還允許A-to-B方向的存儲體控制。 可以使用內部存儲鎖存器存儲地址和/或數據信息。鎖存使能(LE1B,LE2B,LEA1B和LEA2B)輸入用於控制數據存儲。當鎖存使能輸入為高電平時,鎖存器是透明的。當鎖存使能輸入變為低電平時,輸入端的數據被鎖存並保持鎖存狀態,直到鎖存使能輸入返回高電平為止。 當VCC介於0和2.1 V之間時,器件在上電或斷電期間處於高阻態。但是,為了確保2.1 V以上的高阻態,OE \應通過上拉電阻連接到VCC;電阻的最小值由驅動器的電流吸收能力決定。 提供有源總線保持電路,用於保持有效邏輯電平的未使用或浮動數據輸入。 ...
發表於 10-11 10:51 66次 閲讀
SN74ABTH16260 具有三態輸出的 12 位至 24 位多路複用 D 類鎖存器

SN74ABT162823A 具有三態輸出的 18 位總線接口觸發器

這些18位總線接口觸發器具有3態輸出,專為驅動高電容或相對低阻抗負載而設計。它們特別適用於實現更寬的緩衝寄存器,I /O端口,帶奇偶校驗的雙向總線驅動器和工作寄存器。 ?? ABT162823A器件可用作兩個9位觸發器或一個18位觸發器。當時鍾使能(CLKEN)\輸入為低電平時,D型觸發器在時鐘的低到高轉換時輸入數據。將CLKEN \置為高電平會禁用時鐘緩衝器,從而鎖存輸出。將清零(CLR)\輸入設為低電平會使Q輸出變為低電平而與時鐘無關。 緩衝輸出使能(OE)\輸入將9個輸出置於正常邏輯狀態(高電平)或低電平)或高阻抗狀態。在高阻抗狀態下,輸出既不會加載也不會顯着驅動總線。高阻抗狀態和增加的驅動器提供了驅動總線線路的能力,無需接口或上拉組件。 OE \不會影響觸發器的內部操作。當輸出處於高阻態時,可以保留舊數據或輸入新數據。 輸出設計為源電流或吸收電流高達12 mA,包括等效的25- 串聯電阻,用於減少過沖和下衝。 這些器件完全符合熱插拔規定使用Ioff和上電3狀態的應用程序。 Ioff電路禁用輸出,防止在斷電時損壞通過器件的電流回流。上電和斷電期間,上電三態電路將輸出置...
發表於 10-11 10:48 62次 閲讀
SN74ABT162823A 具有三態輸出的 18 位總線接口觸發器

SN74ABTH162260 具有串聯阻尼電阻和三態輸出的 12 位到 24 位多路複用 D 類鎖存器

'ABTH162260是12位至24位多路複用D型鎖存器,用於兩個獨立數據路徑必須複用或複用的應用中。 ,單一數據路徑。典型應用包括在微處理器或總線接口應用中複用和/或解複用地址和數據信息。這些器件在存儲器交錯應用中也很有用。 三個12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用於地址和/或數據傳輸。輸出使能(OE1B \,OE2B \和OEA \)輸入控制總線收發器功能。 OE1B \和OE2B \控制信號還允許A-to-B方向的存儲體控制。 可以使用內部存儲鎖存器存儲地址和/或數據信息。鎖存使能(LE1B,LE2B,LEA1B和LEA2B)輸入用於控制數據存儲。當鎖存使能輸入為高電平時,鎖存器是透明的。當鎖存使能輸入變為低電平時,輸入端的數據被鎖存並保持鎖存狀態,直到鎖存使能輸入返回高電平為止。 B端口輸出設計為吸收高達12 mA的電流,包括等效的25系列電阻,以減少過沖和下衝。 提供有源總線保持電路,用於保持有效邏輯電平的未使用或浮動數據輸入。 當VCC介於0和2.1 V之間時,器件在上電或斷電期間處於高阻態。但是,為了確保2.1 V以上的高阻態,OE \應通過...
發表於 10-11 10:45 72次 閲讀
SN74ABTH162260 具有串聯阻尼電阻和三態輸出的 12 位到 24 位多路複用 D 類鎖存器

SN74ABT162841 具有三態輸出的 20 位總線接口 D 類鎖存器

這些20位透明D型鎖存器具有同相三態輸出,專為驅動高電容或相對低阻抗負載而設計。它們特別適用於實現緩衝寄存器,I /O端口,雙向總線驅動器和工作寄存器。 ?? ABT162841器件可用作兩個10位鎖存器或一個20位鎖存器。鎖存使能(1LE或2LE)輸入為高電平時,相應的10位鎖存器的Q輸出跟隨數據(D)輸入。當LE變為低電平時,Q輸出鎖存在D輸入設置的電平。 緩衝輸出使能(10E或2OE)輸入可用於放置輸出。相應的10位鎖存器處於正常邏輯狀態(高或低邏輯電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯着驅動總線。 輸出設計為吸收高達12 mA的電流,包括等效的25- 用於減少過沖和下衝的串聯電阻。 這些器件完全適用於使用I的熱插入應用關閉並啓動3狀態。 Ioff電路禁用輸出,防止在斷電時損壞通過器件的電流回流。上電和斷電期間,上電三態電路將輸出置於高阻態,從而防止驅動器衝突。 為確保上電或斷電期間的高阻態, OE \應通過上拉電阻連接到VCC;電阻的最小值由驅動器的電流吸收能力決定。 OE \不影響鎖存器的內部操作。當輸出處於高阻態時,可以保留舊數據...
發表於 10-11 10:43 130次 閲讀
SN74ABT162841 具有三態輸出的 20 位總線接口 D 類鎖存器

SN74ALVTH16821 具有三態輸出的 2.5V/3.3V 20 位總線接口觸發器

'ALVTH16821器件是20位總線接口觸發器,具有3態輸出,設計用於2.5 V或3.3 VVCC操作,但能夠為5 V系統環境提供TTL接口。 這些器件可用作兩個10位觸發器或一個20位觸發器。 20位觸發器是邊沿觸發的D型觸發器。在時鐘(CLK)的正跳變時,觸發器存儲在D輸入端設置的邏輯電平。 緩衝輸出使能(OE \)輸入可用於將10個輸出置於正常邏輯狀態(高電平或低電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯着驅動總線。高阻抗狀態和增加的驅動提供了驅動總線的能力,而無需接口或上拉組件。 OE \不會影響觸發器的內部操作。當輸出處於高阻態時,可以保留舊數據或輸入新數據。 當VCC介於0和1.2 V之間時,器件在上電或斷電期間處於高阻態。但是,為了確保1.2 V以上的高阻態,OE \應通過上拉電阻連接到VCC;電阻的最小值由驅動器的電流吸收能力決定。 提供有源總線保持電路,用於保持有效邏輯電平的未使用或浮動數據輸入。 SN54ALVTH16821的特點是可在-55°C至125°C的整個軍用温度範圍內工作。 SN74ALVTH16821的工作温度範圍為-40&de...
發表於 10-11 10:35 44次 閲讀
SN74ALVTH16821 具有三態輸出的 2.5V/3.3V 20 位總線接口觸發器

SN74ALVTH16374 具有三態輸出的 2.5V/3.3V 16 位邊沿 D 類觸發器

'ALVTH16374器件是16位邊沿觸發D型觸發器,具有3態輸出,設計用於2.5V或3.3VV < sub> CC 操作,但能夠為5 V系統環境提供TTL接口。這些器件特別適用於實現緩衝寄存器,I /O端口,雙向總線驅動器和工作寄存器。 這些器件可用作兩個8位觸發器或一個16位翻轉器。翻牌。在時鐘(CLK)的正跳變時,觸發器存儲在數據(D)輸入處設置的邏輯電平。 緩衝輸出使能(OE)輸入可用於將8個輸出置於正常邏輯狀態(高或低邏輯電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯着驅動總線。高阻抗狀態和增加的驅動提供了驅動總線的能力,而無需接口或上拉組件。 OE不影響觸發器的內部操作。當輸出處於高阻態時,可以保留舊數據或輸入新數據。 提供有源總線保持電路,用於保持有效邏輯電平的未使用或浮動數據輸入。 /p> 當VCC介於0和1.2 V之間時,器件在上電或斷電期間處於高阻態。但是,為了確保1.2 V以上的高阻態,OE應通過上拉電阻連接到VCC;電阻的最小值由驅動器的電流吸收能力決定。 SN54ALVTH16374的特點是在-55°C至125°C的整個軍用温度...
發表於 10-11 10:31 55次 閲讀
SN74ALVTH16374 具有三態輸出的 2.5V/3.3V 16 位邊沿 D 類觸發器

SN74ABTH16823 具有三態輸出的 18 位總線接口觸發器

這些18位觸發器具有3態輸出,專為驅動高電容或相對低阻抗負載而設計。它們特別適用於實現更寬的緩衝寄存器,I /O端口,帶奇偶校驗的雙向總線驅動器和工作寄存器。 'ABTH16823可用作兩個9位觸發器或一個18位觸發器。當時鍾使能(CLKEN \)輸入為低電平時,D型觸發器在時鐘的低到高轉換時輸入數據。將CLKEN \置為高電平會禁用時鐘緩衝器,鎖存輸出。將清零(CLR \)輸入置為低電平會使Q輸出變為低電平,與時鐘無關。 緩衝輸出使能(OE \)輸入可用於將9個輸出置於正常邏輯狀態(高或低邏輯電平)或高阻態。在高阻抗狀態下,輸出既不會加載也不會顯着驅動總線。高阻抗狀態和增加的驅動提供了驅動總線的能力,而無需接口或上拉組件。 OE \不會影響觸發器的內部操作。當輸出處於高阻態時,可以保留舊數據或輸入新數據。 當VCC介於0和2.1 V之間時,器件在上電或斷電期間處於高阻態。但是,為了確保2.1 V以上的高阻態,OE \應通過上拉電阻連接到VCC;電阻的最小值由驅動器的電流吸收能力決定。 提供有源總線保持電路,用於保持有效邏輯電平的未使用或浮動數據輸入。 ...
發表於 10-10 17:15 115次 閲讀
SN74ABTH16823 具有三態輸出的 18 位總線接口觸發器

SN74AHCT16373 具有三態輸出的 16 位透明 D 類鎖存器

SNxAHCT16373器件是16位透明D型鎖存器,具有3態輸出,專為驅動高電容或相對低阻抗負載而設計。它們特別適用於實現緩衝寄存器,I /O端口,雙向總線驅動器和工作寄存器。 特性 德州儀器Widebus™系列的成員 EPIC™(增強型高性能注入CMOS)工藝 輸入兼容TTL電壓 分佈式VCC和GND引腳最大限度地提高高速 開關噪聲 流通式架構優化PCB佈局 每個JESD的閂鎖性能超過250 mA 17 ESD保護每個MIL-STD超過2000 V- 883, 方法3015;使用機器型號超過200 V(C = 200 pF,R = 0) 封裝選項包括: 塑料收縮小外形(DL)封裝 < li>薄收縮小外形(DGG)封裝 薄超小外形(DGV)封裝 80-mil精細間距陶瓷扁平(WD)封裝 25密耳的中心間距 參數 與其它產品相比 D 類鎖存器   ...
發表於 10-10 16:23 113次 閲讀
SN74AHCT16373 具有三態輸出的 16 位透明 D 類鎖存器